具有信道估计功能的Viterbi软判决译码器的FPGA实现

Viterbi算法在码率和约束度不大的情况下易于硬件实现,而且复杂度不是主要问题。采用基于译码原理实现的算法,通过VHDL对FPGA进行编程,在Xilinx公司的ModelSimde仿真环境下实现了卷积码的Viterbi软判决译码.同时FPGA可根据译码输出反馈在一定限度内估计信道状况,计算得出误比特个数,调整所使用的比特度量表,为信道均衡提供参考,达到适应信道状况变化的目的。另外在FPGA的设计仿真过程中还注意到了寄存器溢出问题。