| 一种高速低功耗的三端口寄存器堆的设计 |
| |
| 引用本文： | 何玲莉,赵学梅,来逢昌,吕洞达. 一种高速低功耗的三端口寄存器堆的设计[J]. 微处理机, 2003, 0(4): 4-6 |
| |
| 作者姓名： | 何玲莉 赵学梅 来逢昌 吕洞达 |
| |
| 作者单位： | 哈尔滨工业大学微电子中心,哈尔滨,150001 |
| |
| 摘 要： | 本文阐述了一个 1 2 8× 32 bits的三端口寄存器堆的高速低功耗设计 ,说明了分块结构的确定、存储单元的改进以及其他部分电路的设计。在 TSMC0 .2 5 μm CMOS工艺下实现版图的设计 ,并在 2 .5 V工作电压下进行了后仿真。该寄存器堆的工作频率最高可达 5 0 0 MHz,功耗约为 5 5 mw。
|
| 关 键 词： | 三端口寄存器堆 设计 低功耗 CMOS工艺 集成电路 微处理器 |
| 修稿时间： | 2003-01-04 |
A High Speed Low Power Three-Port Register File Design |
| |
| He Lingli,et al. A High Speed Low Power Three-Port Register File Design[J]. Microprocessors, 2003, 0(4): 4-6 |
| |
| Authors: | He Lingli et al |
| |
| Abstract: | |
| |
| Keywords: | the register file low power high speed |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
