| 同步电路设计中CLOCK SKEW 的分析 |
| |
| 引用本文： | 康 军,黄克勤,张嗣忠. 同步电路设计中CLOCK SKEW 的分析[J]. 电子器件, 2002, 25(4): 431-434 |
| |
| 作者姓名： | 康 军 黄克勤 张嗣忠 |
| |
| 作者单位： | 1. 东南大学国家专用集成电路系统工程技术研究中心,南京,210096
2. 南京经济学院计算机系,南京,210032 |
| |
| 摘 要： | Clock skew是数字集成电路设计中一个重要的因素。本文比较了在同步电路设计中0clock skew和非0clock skew时钟分布对电路性能的影响，分析了通过调整时钟树中CLOCK SKEW来改善电路性能的方法，从而说明非0clock skew时钟分布是如何提高同步电路运行的最大时钟频率的。
|
| 关 键 词： | clock skew 同步电路 时钟树 时钟信号 数字集成电路 |
| 文章编号： | 1005-9490(2002)04-0431-04 |
| 修稿时间： | 2002-08-16 |
Analyzation of Clock Skew in Synchron izaton Circuits Des ign |
| |
| KA N G J un,H UA N G K eqing,ZH A N G S iahong. Analyzation of Clock Skew in Synchron izaton Circuits Des ign[J]. Journal of Electron Devices, 2002, 25(4): 431-434 |
| |
| Authors: | KA N G J un H UA N G K eqing ZH A N G S iahong |
| |
| Affiliation: | KANG Jun 1,HUANG Keqing 2,ZHANG Siahong 1 1. National ASIC System Engineering Center,Southeast University,Nanjing 210096 P.R.China 2. Computer Engineering Economy College,Nanjing 210032 P.R.China |
| |
| Abstract: | Clock skew is a very important factor in digital IC design fields. Comparison of impact to the performance of synchronization circuits made by zero and non zero clock skew scheduling is given, and methods of improving the performance of circuits through modulating clock skew are analyzed to show how non zero clock skew scheduling can improve the performance of circuits. |
| |
| Keywords: | clock skew synchronization circuit clock tree clock signal |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电子器件》浏览原始摘要信息 |
|
点击此处可从《电子器件》下载免费的PDF全文 |
