| 一种用于 HDTV集成解码芯片的I/O控制策略 |
| |
| 引用本文： | 杨伟建,姚庆栋.一种用于 HDTV集成解码芯片的I/O控制策略[J].信号处理,2002,18(1):62-65. |
| |
| 作者姓名： | 杨伟建 姚庆栋 |
| |
| 作者单位： | 浙江大学信息与电子工程学系信息与通信工程研究所,杭州,310027 |
| |
| 基金项目： | 国家自然科学基金的支持（批准号69972043） |
| |
| 摘 要： | 数据的存取控制是系统集成芯片软硬件协同设计中的关键环节。许多文献都给出了对 ＭＰＥＧ—２ ＭＰ＠ＭＬ视频解码器的Ｉ／Ｏ控制策略，但是很少涉及如何有效地存取ＭＰＥＧ—２ＭＰ＠ＭＬ的数据，特别是如何控制包含系统层、视频和音频三个部分进行解码的集成解码芯片的数据输入输出。本文通过详细的分析和计算，结合不同类型数据传送的特点，提出了一种有效的用于这种集成解码芯片的Ｉ／Ｏ控制策略，在增加有限的芯片引脚的情况下，简化了数据输入输出的控制逻辑，降低了片上用于Ｉ／Ｏ控制的逻辑资源。
|
| 关 键 词： | MPEG—2 HDTV SDRAM 软/硬件协同设计 |
| 修稿时间： | 2000年12月15 |
A Efficient I/O Control Scheme for HDTV Decoder |
| |
| Yang Weijian,Yao Qingdong.A Efficient I/O Control Scheme for HDTV Decoder[J].Signal Processing,2002,18(1):62-65. |
| |
| Authors: | Yang Weijian Yao Qingdong |
| |
| Abstract: | Data access is a key technology in software/hardware-codesign of SOC (System on chip). Many papers have presented I/O control scheme for MPEG-2 MP@ML video decoder, but few is concerned on MP@HL, especially for the decoder that include system layer, video and audio decodings. This paper presents a efficient I/O control scheme for this decoder, which is accomplished by simplifying their control logic through adding limited I/O pins. |
| |
| Keywords: | MPEG-2 HDTV SDRAM Software/Hardware-Codesign |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
