首页 | 本学科首页   官方微博 | 高级检索  
     

FPGA集成高速I/O,SERDES,结构化的ASIC模块
摘    要:LatriceSC系列FPGA集成了支持3.4Gb/s数据率的高信道数的SERDES模块、提供2Gb/s速度的PURESPEED并行I/O.PLL和DLL时钟、以500MHz频率工作的FPGA逻辑、密集的RAM块以及针对成本优化的嵌入式结构化ASIC模块的掩膜式阵列。

关 键 词:SERDES 并行I/O FPGA IC模块 成本优化 嵌入式结构
本文献已被 维普 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号