|
|||||
|
|
| 监视跟踪定时器电路的CPLD实现 | |
| 引用本文： | 王叶辉,林贻侠,严伟. 监视跟踪定时器电路的CPLD实现[J]. 电子工程师, 2003, 29(12): 36-38 |
| 作者姓名： | 王叶辉 林贻侠 严伟 |
| 作者单位： | 上海大学微电子研究中心,上海,200072 |
| 摘 要： | 根据监视跟踪定时器的工作原理，介绍了一种实用看门狗电路的VerilogHDL设计及CPLD实现方法，结构简单、功能完善，可与任何综合库、工艺库以及FPGA／CPLD芯片结合开发出用户需要的门级网表和芯片版图，易于移植。文中还介绍了针对复杂数字系统的FPGA／CPLD开发设计的流程。 |
| 关 键 词： | CPLD 硬件描述语言 监视跟踪定时器 看门狗电路 FPGA |
| 修稿时间： | 2003-07-07 |
Design of Watch-Dog Timer Circuit with CPLD |
|
| Abstract: | |
| Keywords: | FPGA/CPLD |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |