| VLSI设计中互连耦合噪声的估计 |
| |
| 引用本文： | 董刚 杨银堂 李跃进 柴常春. VLSI设计中互连耦合噪声的估计[J]. 西安电子科技大学学报(自然科学版), 2005, 32(2): 276-279 |
| |
| 作者姓名： | 董刚 杨银堂 李跃进 柴常春 |
| |
| 作者单位： | (西安电子科技大学 微电子研究所,陕西 西安 710071) |
| |
| 基金项目： | 国家部委预研资助项目(41323020204) |
| |
| 摘 要： | 随着互连尺寸及其间距的减小，由电容引起的耦合效应已成为影响VLSI设计的关键因素之一．采用耦合互连的L模型，基于主极点近似的方法给出了耦合噪声的时域解析表达式，讨论了影响峰值噪声电压的因素．与已有的方法相比，模型得到了简化，而精度并未损失，它可以广泛应用于考虑耦合效应的版图优化．
|
| 关 键 词： | 互连耦合噪声 主极点近似 灵敏度 |
| 文章编号： | 1001-2400(2005)02-0276-04 |
Estimation of coupling noise in VLSI design |
| |
| DONG Gang,YANG Yin-tang,LI Yue-jin,CHAI Chang-chun. Estimation of coupling noise in VLSI design[J]. Journal of Xidian University, 2005, 32(2): 276-279 |
| |
| Authors: | DONG Gang YANG Yin-tang LI Yue-jin CHAI Chang-chun |
| |
| Affiliation: | (Research Inst. of Microelectronics, Xidian Univ., Xi'an 710071, China) |
| |
| Abstract: | The coupling effect induced by capacitance has become a key factor in VLSI design, as taller and narrower wires are now placed closer to each other. In this paper, we apply the L model for coupling interconnects and present an analytical expression for coupling noise based on dominant-pole approximation. The factors affecting peak noise are discussed. Compared with the methods available, the model is simplified without lowering accuracy. It can be used in noise-aware layout optimization. |
| |
| Keywords: | interconnect coupling noise dominant-pole approximation sensitivity |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《西安电子科技大学学报(自然科学版)》浏览原始摘要信息 |
|
点击此处可从《西安电子科技大学学报(自然科学版)》下载全文 |
