| 基于流水线的AES密码算法的硬件设计与实现 |
| |
| 引用本文： | 潘宏亮,高德远,曹良帅. 基于流水线的AES密码算法的硬件设计与实现[J]. 微计算机应用, 2007, 28(2): 204-207 |
| |
| 作者姓名： | 潘宏亮 高德远 曹良帅 |
| |
| 作者单位： | 西北工业大学航空微电子中心,西安,710072 |
| |
| 基金项目： | 西北工业大学校科研和教改项目 |
| |
| 摘 要： | 介绍了新一代加密标准AES的加密和解密流程，并根据其轮变换的特点，在不增加硬件的前提下，采用了流水线进行设计，从而节省了硬件开销，并可以达到比较高的加、解密速率。对SMIC0．18um的综合结果显示，该设计的加、解密速率可以达到8．2Gbit／s。
|
| 关 键 词： | 轮变换 流水线 |
| 修稿时间： | 2005-06-03 |
A High- speed Hardware Implementation of AES Based on Pipeline |
| |
| PAN Hongliang,GAO Deyuan,ZHANG Shengbing. A High- speed Hardware Implementation of AES Based on Pipeline[J]. Microcomputer Applications, 2007, 28(2): 204-207 |
| |
| Authors: | PAN Hongliang GAO Deyuan ZHANG Shengbing |
| |
| Abstract: | This paper first introduces the flow of encryption and decryption of AES(Advanced Encryption Standard),and then provides a design based on pipeline after analyzing the characteristics of AES round transformations.This design can save the overhead of hardware and achieve high-speed throughput rate.The synthesis result based on SMIC 0.18um library shows that the throughput rate is 8.2Gbit/s. |
| |
| Keywords: | AES |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
