| 快速浮点加法器的FPGA实现 |
| |
| 引用本文： | 郭天天,张志勇,卢焕章. 快速浮点加法器的FPGA实现[J]. 计算机工程, 2005, 31(16): 202-204 |
| |
| 作者姓名： | 郭天天 张志勇 卢焕章 |
| |
| 作者单位： | 国防科技大学ATR实验室,长沙,410073 |
| |
| 摘 要： | 讨论了3种常用的浮点加法算法，并在VirtexⅡ系列FPGA上实现了LOP算法。实验结果表明在FPGA上可以实现快速浮点加法器，最高速度可达152MHz，资源占用也在合理的范围内。
|
| 关 键 词： | 浮点加法器 移位器 前导1预测 FPGA |
| 文章编号： | 1000-3428（2005）16-0202-03 |
| 收稿时间： | 2004-07-08 |
| 修稿时间： | 2004-07-08 |
FPGA Implementation of Fast Floating-point Adder |
| |
| GUO Tiantian,ZHANG Zhiyong,Lu Huanzhang. FPGA Implementation of Fast Floating-point Adder[J]. Computer Engineering, 2005, 31(16): 202-204 |
| |
| Authors: | GUO Tiantian ZHANG Zhiyong Lu Huanzhang |
| |
| Abstract: | Three commonly used Floating-point addition algorithms are discussed, and the LOP algorithm is implemented on VirtexlI series FPGA. The implementing results show that the fast floating-point adder can be implemented on FPGA, the highest running frequency is 152MHz and the area cost is rational compare to the entire resources. |
| |
| Keywords: | Floating point adder Shifter Leading-one predicator FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
