基于16相快速滤波实现采样率4~8 GS/s中频信号预处理

在机载雷达或电子战接收系统对大带宽数字中频信号的预处理过程中，针对传统并行多相滤波方式存在FPGA乘法器资源消耗过多的缺陷，提出对并行多相分解系数进行快速滤波算法构建，实现高速ADC采样率在4~8 GS/s之间的数字下变频处理。即先将高速中频采样信号解析为并行32支路，再通过数字混频及2倍抽取将基带复信号的并行度降至16，最后基于短卷积算法构建的16相快速滤波架构，实现对高采样率、大带宽信号的数字下变频预处理。通过基于并行16相快速滤波算法的宽带数字下变频设计与应用，将FPGA乘法器资源降至传统并行多相滤波方式的32%左右，大幅节省资源并提升单片FPGA对多通道、高采样率中频信号的预处理能力。