基于Nios Ⅱ的嵌入式高速逻辑分析仪 |
| |
引用本文: | 王振宇,许年丰.基于Nios Ⅱ的嵌入式高速逻辑分析仪[J].微计算机信息,2009,25(23). |
| |
作者姓名: | 王振宇 许年丰 |
| |
作者单位: | 解放军电子工程学院,合肥,230037 |
| |
摘 要: | 文章介绍了如何在Cyclone芯片中嵌入和定制NiosⅡ软处理器,嵌入触发模块、数字锁相环和数据缓存模块,从而设计高速逻辑分析仪.分析仪能够采集速率高达50MBs的8路逻辑信号,并用LCD显示波形.也能够与PC机实时通信和数据传榆,用PC机完成对所测逻辑信号的存储、处理和显示.
|
关 键 词: | 嵌入式 Nios Ⅱ软处理器 现场可编程门阵列 逻辑分析仪 |
本文献已被 万方数据 等数据库收录! |
|