| 基于FPGA的高速数字峰值保持器设计 |
| |
| 引用本文： | 易先军,叶春生. 基于FPGA的高速数字峰值保持器设计[J]. 现代机械, 2005, 0(4): 9-10,33 |
| |
| 作者姓名： | 易先军 叶春生 |
| |
| 作者单位： | 1. 华中科技大学,塑性成形模拟与模具技术国家重点实验室,湖北,武汉,430074;武汉工程大学,电气信息学院,湖北,武汉,430073
2. 华中科技大学,塑性成形模拟与模具技术国家重点实验室,湖北,武汉,430074 |
| |
| 摘 要： | 分析了模拟峰值保持器的特点,介绍了一种基于现场可编程逻辑器件FPGA与高速A/D转换器的数字式峰值保持电路,并给出了该电路的峰值采集仿真结果。
|
| 关 键 词： | 峰值保持 FPGA VHDL 高速A/D转换 |
| 文章编号： | 1002-6886（2005）04-0009-03 |
| 收稿时间： | 2005-11-07 |
| 修稿时间： | 2005-11-07 |
Design of High-Speed Digital Peak Holding Circuit Based on FPGA |
| |
| YI Xian-jun,YE Chun-sheng. Design of High-Speed Digital Peak Holding Circuit Based on FPGA[J]. Modern Machinery, 2005, 0(4): 9-10,33 |
| |
| Authors: | YI Xian-jun YE Chun-sheng |
| |
| Abstract: | This paper analyzes the characteristic of the analog peak holding-circuit, introduces a digital peak holding circuit based on FPGA and high-speed A/D converter, and provides its simulation wave in EDA software, |
| |
| Keywords: | peak holding FPGA VHDL high-speed A/D converter |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
