| 静态时序分析在100M以太网卡控制芯片设计中的应用 |
| |
| 引用本文： | 黎声华,邹雪城,莫迟.静态时序分析在100M以太网卡控制芯片设计中的应用[J].微电子技术,2003,31(6):37-39,33. |
| |
| 作者姓名： | 黎声华 邹雪城 莫迟 |
| |
| 作者单位： | 华中科技大学图象所集成电路设计中心,武汉,430074 |
| |
| 摘 要： | 本文介绍了用于数字集成电路设计验证的静态时序分析的基本原理，并以100M以太网卡控制芯片设计为例，具体描述了静态时序分析在该网卡控制芯片中的应用。
|
| 关 键 词： | 静态时序分析 100M以太网卡 数字集成电路 验证 数字集成电路 电路设计 控制芯片 |
| 文章编号： | 1008-0147(2003)06-37-03 |
Application of Static Timing Analysis in 100M Ethernet Card Design |
| |
| LI Sheng-hua,ZOU Xue-cheng,MO Chi.Application of Static Timing Analysis in 100M Ethernet Card Design[J].Microelectronic Technology,2003,31(6):37-39,33. |
| |
| Authors: | LI Sheng-hua ZOU Xue-cheng MO Chi |
| |
| Abstract: | The basic principle of static timing analysis for verifying digital IC design is presented, and the design of 100M Ethernet card chip is taken as an example, the concrete application of static timing analysis in the design is described in detail in this article. |
| |
| Keywords: | Static timing analysis 100M Ethernet card chip Digital IC Verification |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
