| 快速二维中值滤波算法及其FPGA硬件设计 |
| |
| 引用本文： | 董恩增,吴东东,佟吉钢.快速二维中值滤波算法及其FPGA硬件设计[J].计算机工程与设计,2015(7). |
| |
| 作者姓名： | 董恩增 吴东东 佟吉钢 |
| |
| 作者单位： | 天津理工大学自动化学院复杂系统控制理论及应用重点实验室,天津,300384 |
| |
| 基金项目： | 国家自然科学基金项目(61172185)；天津市高等学校科技发展基金计划基金项目(20120829)；天津理工大学教学改革基金项目 |
| |
| 摘 要： | 针对数字图像噪声抑制过程中去噪性能要求较高、处理速度要求较快的问题，以常规中值滤波算法为基础，提出用归并插入排序算法来实现5×5快速中值滤波器的方案。通过对滤波窗口中行列像素点以及对角线上的像素点的归并插入排序，得到窗口的中值，在Xilinx的ISE10.0软件开发环境下成功完成该算法硬件设计。相比常规算法，该方案简单易行、运算速度快，能够满足实时性的要求，易在现场可编程门阵列（FPGA ）上实现，为实时性要求较高的图像去噪领域提供了可靠的技术支持。
|
| 关 键 词： | 归并插入排序 快速中值滤波器 比较次数 现场可编程门阵列 (FPGA ) 实时性 |
Fast 2D median filtering algorithm and its FPGA hardw are design |
| |
| DONG En-zeng,WU Dong-dong,TONG Ji-gang.Fast 2D median filtering algorithm and its FPGA hardw are design[J].Computer Engineering and Design,2015(7). |
| |
| Authors: | DONG En-zeng WU Dong-dong TONG Ji-gang |
| |
| Abstract: | |
| |
| Keywords: | merge insertion sort fast median filter number of comparisons FPGA real-time |
|
