首页 | 本学科首页   官方微博 | 高级检索  
     

一种新型异步ACS的CMOS VLSI设计
引用本文:赵冰,黑勇,仇玉林.一种新型异步ACS的CMOS VLSI设计[J].固体电子学研究与进展,2004,24(1):98-102.
作者姓名:赵冰  黑勇  仇玉林
作者单位:中国科学院微电子研究所,北京,100029;中国科学院微电子研究所,北京,100029;中国科学院微电子研究所,北京,100029
基金项目:国家自然科学基金资助项目 (No.60 0 760 17,90 3 0 70 0 4)
摘    要:介绍一种新型异步 ACS(加法器 -比较器 -选择器 )的设计。一种异步实现结构的异步比较器 ,并通过异步加法单元、比较单元和选择单元的异步互连 ,构成了异步 ACS。在异步 ACS的性能分析时采用了一种基于多延迟模型的新方法 ,建立了异步加法器和比较器的多延迟模型 ,通过逻辑仿真 ,得到异步 ACS的平均响应时间为 3 .66ns,最长响应时间为 8.1 ns。由此可见 ,异步 ACS在性能方面较同步 ACS存在优势。

关 键 词:异步集成电路  异步数据通路  Viterbi解码器  加法器-比较器-选择器
文章编号:1000-3819(2004)01-098-05
修稿时间:2003年6月30日

An Asynchronous ACS Design in CMOS VLSI
ZHAO Bing,HEI Yong,QIU Yulin.An Asynchronous ACS Design in CMOS VLSI[J].Research & Progress of Solid State Electronics,2004,24(1):98-102.
Authors:ZHAO Bing  HEI Yong  QIU Yulin
Abstract:A novel asynchronous ACS(Add-Compare-Select) is described. The circuit of a novel asynchronous comparator unit is proposed. The performance of ACS is analyzed with the novel method based on multi-delay model. The results of performance analysis of asynchronous ACS show that the average response time of 3.66ns is only 45% of the worst-case response time 8.1 ns. It reveals that the asynchronous ACS has some performance advantages over the synchronous one.
Keywords:asynchronous circuits  asynchronous data-path  Viterbi decoder  ACS
本文献已被 CNKI 维普 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号