| 新型半静态低功耗D触发器设计 |
| |
| 引用本文： | 王伦耀,吴训威,叶锡恩.新型半静态低功耗D触发器设计[J].电路与系统学报,2004,9(6):26-28. |
| |
| 作者姓名： | 王伦耀 吴训威 叶锡恩 |
| |
| 作者单位： | 1. 宁波大学,电路与系统研究所,浙江,宁波,315211;浙江大学,信息与电子工程学系,浙江,杭州,310027
2. 宁波大学,电路与系统研究所,浙江,宁波,315211 |
| |
| 基金项目： | 国家自然科学基金资助项目(60273093) |
| |
| 摘 要： | 本文从简化触发器内部锁存器结构以降低功耗的要求出发，提出了一种新型的半静态D触发器设计。PSPICE模拟表明，新设计逻辑功能正确。与以往一些设计相比，新设计在功耗和速度上获得显著改进。
|
| 关 键 词： | 低功耗 触发器 CMOS 集成电路 |
| 文章编号： | 1007-0249(2004)06-0026-03 |
| 修稿时间： | 2003年5月20日 |
A new design of low-power half-static D flip-flops |
| |
| WANG Lun-yao,WU Xun-wei,YE Xi-en.A new design of low-power half-static D flip-flops[J].Journal of Circuits and Systems,2004,9(6):26-28. |
| |
| Authors: | WANG Lun-yao WU Xun-wei YE Xi-en |
| |
| Affiliation: | WANG Lun-yao1,2,WU Xun-wei1,YE Xi-en1 |
| |
| Abstract: | To reduce power dissipation of D flip-flops by means of simplifying its configuration, a new design of semi-static D flip-flop is proposed. PSPICE simulation shows that the proposed flip-flop has ideal logic function. Compared with traditional flip-flops, new design can provide great improvement in working speed and power dissipation. |
| |
| Keywords: | low power flip-flops CMOS integrated circuit |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
