| 一种高性能、低功耗乘法器的设计 |
| |
| 引用本文： | 郑伟,姚庆栋,张明,刘鹏,李东晓.一种高性能、低功耗乘法器的设计[J].浙江大学学报(自然科学版 ),2004,38(5):534-538. |
| |
| 作者姓名： | 郑伟 姚庆栋 张明 刘鹏 李东晓 |
| |
| 作者单位： | 郑伟（浙江大学,信息与电子工程学系,浙江,杭州,310027）
姚庆栋（浙江大学,信息与电子工程学系,浙江,杭州,310027）
张明（浙江大学,信息与电子工程学系,浙江,杭州,310027）
刘鹏（浙江大学,信息与电子工程学系,浙江,杭州,310027）
李东晓（浙江大学,信息与电子工程学系,浙江,杭州,310027） |
| |
| 基金项目： | 国家高技术研究发展计划(863计划) |
| |
| 摘 要： | 基于标准单元方法设计并实现支持单指令流多数据流(SIMD)计算的16 bit×8 bit乘法器.分析乘法运算时延的分布,采用Wallace树形结构实现Booth乘法器,最终进位传递计算采用从左到右免除进位(LRCF)算法,使最高位(MSB)部分的进位传递计算与部分积相加运算的并行重叠进行,以提高乘法运算的并行度,降低硬件复杂度和功耗.在0.18μm工艺标准单元库的支持下,使用电子设计辅助(EDA)工具,版图实现了该乘法器.利用版图得到的线负载模型信息对门级网表进行分析,在工作电压为1.62 V,125℃时,该乘法器速度为2.80 ns,功耗为0.089 mW/MHz.
|
| 关 键 词： | 乘法器 数字信号处理器芯片 改进Booth算法 Wallace树 从左到右免除进位(LRCF)算法 |
| 文章编号： | 1008-973X(2004)05-0534-05 |
| 修稿时间： | 2003年6月9日 |
Design of low-power and high-speed multiplier |
| |
| Abstract: | |
| |
| Keywords: | multiplier digital signal processor(DSP)chip modified Booth's algorithm Wallace tree left-to-right carry-free(LRCF)algorithm |
| 本文献已被 万方数据 等数据库收录！ |
|
