FPGA在基带信号数字滤波器设计应用

文章基于EP2C35芯片设计了一款基带信号数字滤波器,主要是通过升余弦形成参数分析、提取抽头系数、进行系统结构的改进、FPGA综合调试等过程。实验结果表明,该滤波器的滚降系数为0.3的时候,在通带内具有0.5d B的衰减,阻带内衰减40d B/Dec,时钟频率为215MHz,有288个逻辑单元的消耗,该滤波器运算速度高并且成本低,具有很好的使用价值。