系统级ESD对IC的影响研究 |
| |
引用本文: | 周一,兰孟华.系统级ESD对IC的影响研究[J].电子质量,2023(4):48-52. |
| |
作者姓名: | 周一 兰孟华 |
| |
作者单位: | 中兴通讯股份有限公司 |
| |
摘 要: | 随着电子产品复杂度的提高及高速化通讯应用场景的广泛存在,静电放电敏感性的问题日益突出,主要表现为集成电路出现的一系列软失效和硬失效现象,包括卡死、复位、重启甚至损坏等。主要研究了系统级静电放电对集成电路的影响。首先,介绍了静电放电的原理及其测试标准;其次,研究了芯片侧瞬态静电过电压的抓取方式;然后,对应用于不同电路设计的静电防护能力的优劣进行了评估并对比了芯片侧的静电干扰电压水平;最后,验证分析了USB接口不同的接地设计方式和静电放电施加方式对集成电路甚至系统的影响。
|
关 键 词: | 集成电路 静电放电 接触放电 空气放电 |
|
|