基于高速SerDes接口芯片的ATE测试板设计

随着通信技术的飞速发展，高速串行互连以其结构简单、不需要传输同步时钟和相比并行传输具有更高数据传输效率等优点而成为了现代通信和数据传输的重要组成部分。随着对数据传输速率要求的不断提高，串化器/解串器（SerDes）接口应运而生。作为高速串行通信的重要组成部分，对其芯片的研究和设计一直是一个热点。主要从基本原理和测试需求2个方面入手，研究分析了高速SerDes接口芯片的测试方案和ATE测试板设计方法。介绍了高速SerDes接口芯片的基本工作原理、回环功能测试和关键测试参数。并从叠层结构、走线规则和板材选取3个方向阐述了ATE测试板的设计方法。