| 64位MIPS指令处理器的流水线设计 |
| |
| 引用本文： | 李明刚. 64位MIPS指令处理器的流水线设计[J]. 现代电子技术, 2005, 28(3): 98-100 |
| |
| 作者姓名： | 李明刚 |
| |
| 作者单位： | 合肥工业大学,理学院,安徽,合肥,230009 |
| |
| 基金项目： | 国家高技术研究发展计划 ( 86 3)项目 ( 2 0 0 2 AA 1Z10 2 0 ) |
| |
| 摘 要： | 介绍了一种采用64位MIPS指令集CPU的流水线设计。作为SOC的核心，CPU的性能主要取决于指令的执行效率，而采用流水线方式大大增加了指令的执行速度，提高了CPU的性能。该CPU使用五级流水线设计，文中对影响流水线正常执行的各种因素进行了分析，以及在实际设计中采用相应的控制机制，从而完成对一个具有较高性能的CPU核的流水线控制的设计。
|
| 关 键 词： | MIPS RISC 处理器 流水线 |
| 文章编号： | 1004-373X(2005)03-098-03 |
Pipeline Design of 64 b MIPS CPU |
| |
| LI Minggang. Pipeline Design of 64 b MIPS CPU[J]. Modern Electronic Technique, 2005, 28(3): 98-100 |
| |
| Authors: | LI Minggang |
| |
| Abstract: | |
| |
| Keywords: | MIPS RISC CPU pipeline |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
