| 一种基于嵌入式微处理器内核模块的测试 |
| |
| 引用本文： | 黄俊,须文波,李辉.一种基于嵌入式微处理器内核模块的测试[J].微电子学与计算机,2005,22(10):66-69. |
| |
| 作者姓名： | 黄俊 须文波 李辉 |
| |
| 作者单位： | 江南大学信息工程学院,江苏无锡214122 |
| |
| 摘 要： | 基于可复用的嵌入式IP内核模块的系统级芯片（SoC）设计方法使测试面临新的挑战。文章针对IP内核模块测试断面临的技术难点，介绍了IP核模块实现测试所需要构建的硬件环境和通用结构．并以嵌入ARM微处理器棱的SoC为例，提出了具体的测试解决方案。
|
| 关 键 词： | 系统级芯片 知识产权（IP） 微处理器核 内建自测试 |
| 文章编号： | 1000-7180（2005）10-066-04 |
| 收稿时间： | 2005-03-08 |
| 修稿时间： | 2005年3月8日 |
A Method of Testing Embedded Intellectual Property Cores |
| |
| HUANG Jun, XU Wen-bo, LI Hui.A Method of Testing Embedded Intellectual Property Cores[J].Microelectronics & Computer,2005,22(10):66-69. |
| |
| Authors: | HUANG Jun XU Wen-bo LI Hui |
| |
| Affiliation: | School of Information Technology, Southern Yangtze University, Wuxi 214122 China |
| |
| Abstract: | The system-on-chip(SoC) based on reusable embedded IP(intellectual property) cores pose new challenge for test. A novel test methodology is described in this paper along with its structure. A typical system on chip(SoC) test carried out at ARM is also presented as a case study. |
| |
| Keywords: | System-on-chip (SoC) Intellectual property (IP) Microprocessor core BIST |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
