| 基于FPGA高速线阵CCD的驱动电路设计 |
| |
| 引用本文： | 喻依虎,孟丽娅,岳陈平.基于FPGA高速线阵CCD的驱动电路设计[J].微型机与应用,2013,32(10). |
| |
| 作者姓名： | 喻依虎 孟丽娅 岳陈平 |
| |
| 作者单位： | 重庆大学光电技术及系统教育部重点实验室,重庆40030 |
| |
| 基金项目： | 重庆市自然科学基金支持项目 |
| |
| 摘 要： | 线阵CCD的驱动电路设计是决定CCD成像质量的关键技术之一.在对TCD 1706D线阵CCD驱动时序分析的基础上,利用FPGA实现了线阵CCD的工作频率为10 MHz的驱动电路设计.利用Quartus Ⅱ软件自带的PLL IP核生成系统工作频率,通过Verilog语言对硬件电路进行描述,采用Moore有限状态机实现驱动信号之间的相位关系.通过Quartus Ⅱ软件平台,对设计的时序电路进行仿真,并在示波器中显示了直径为0.16 mm的漆包线的成像波形.实验结果表明,该方法能够满足TCD1706D线阵CCD工作频率为10 MHz的要求.
|
| 关 键 词： | FPGA 锁相环 线阵CCD |
Design of the driving circuit of the linear array CCD based on FPGA |
| |
| Yu Yihu
,
Meng Liya
,
Yue Chenping.Design of the driving circuit of the linear array CCD based on FPGA[J].Microcomputer & its Applications,2013,32(10). |
| |
| Authors: | Yu Yihu Meng Liya Yue Chenping |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
