| 3-DES算法的一种硬件实现 |
| |
| 引用本文： | 黄本雄,鲍跃魁,胡海.3-DES算法的一种硬件实现[J].计算机与数字工程,2005,33(8):86-89. |
| |
| 作者姓名： | 黄本雄 鲍跃魁 胡海 |
| |
| 作者单位： | 华中科技大学电子与信息工程系,武汉,430074;华中科技大学电子与信息工程系,武汉,430074;华中科技大学电子与信息工程系,武汉,430074 |
| |
| 摘 要： | 介绍了3-DES加密算法的一种硬件实现结构，并给出了基于Altera公司的FPGA实现方案。采用多级流水线，充分利用FPGA内部结构，在每个系统时钟下完成一次3-DES加密，适用于对大量数据进行高速加密。
|
| 关 键 词： | 3-DES 加密算法 流水线 FPGA Verilog |
| 收稿时间： | 2004-12-20 |
| 修稿时间： | 2004年12月20 |
A Hardware Implementation for Triple DES Algorithm |
| |
| Huang Benxiong,Bao Yuekui,HU Hai.A Hardware Implementation for Triple DES Algorithm[J].Computer and Digital Engineering,2005,33(8):86-89. |
| |
| Authors: | Huang Benxiong Bao Yuekui HU Hai |
| |
| Abstract: | A hardware implementation for triple DES algorithm is proposed in this paper. For adoption of several levels of pipelines and sufficient utilization of resources in FPGA,triple DES encryption can be accomplished per clock,Therefore,this plan is significant in the situation of fast encryption for large amount of data. |
| |
| Keywords: | 3-DES encryption algorithm pipeline FPGA Verilog |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
