| 一种8b RISC微处理器的综合 |
| |
| 引用本文： | 王志鸿,李桂宏,梁齐. 一种8b RISC微处理器的综合[J]. 现代电子技术, 2004, 27(22): 88-91 |
| |
| 作者姓名： | 王志鸿 李桂宏 梁齐 |
| |
| 作者单位： | 1. 合肥工业大学,理学院,安徽,合肥,230009
2. 华方微电子有限公司,江苏,无锡,214072 |
| |
| 摘 要： | 近年来，随着微电子技术的飞速发展，微处理器以其突出优点广泛应用于各个领域。微处理器IP核的设计也随之成为业界关注的焦点。综合是进行微处理器IP核设计的一个重要步骤。本文介绍一种8b RISC微处理器的综合过程，着重论速ROM，RAM模块的综合方法及与其他模块的接口问题。所使用的软件为Synopsys Design Analyzer以及AVanti!的Rapidcompiler，综合库是中芯国际0．35μm的综合库。综合出的网表已通过门级验证。
|
| 关 键 词： | 超大规模集成电路 片上系统 微处理器 精简指令集 综合 |
| 文章编号： | 1004-373X(2004)22-088-03 |
| 修稿时间： | 2004-05-23 |
Synthesis of an 8 b RISC MCU |
| |
| WANG Zhihong ,LI Guihong ,LIANG Qi. Synthesis of an 8 b RISC MCU[J]. Modern Electronic Technique, 2004, 27(22): 88-91 |
| |
| Authors: | WANG Zhihong LI Guihong LIANG Qi |
| |
| Affiliation: | WANG Zhihong 1,LI Guihong 2,LIANG Qi 1 |
| |
| Abstract: | Recently, with the rapid development of the microelectronics technology, MCUs are widely used in many fields. The design of MCU IP core also becomes a focus of attention. Synthesis is an important step when we design a MCU IP core. This paper introduces the synthesis process of an 8bit RISC MCU in detail. The synthesis method of ROM,RAM and the problem of how to connect them with other modules are emphasized. Design analyzer,Rapidcompiler and SMIC35 library are used. The gatelevel netlist has been verified. |
| |
| Keywords: | VLSI SoC MCU RISC Synthesis |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
