| H.264/AVC中整数DCT变换量化模块的Verilog设计 |
| |
| 引用本文： | 沈劲桐,张卫.H.264/AVC中整数DCT变换量化模块的Verilog设计[J].计算机与现代化,2013(2):108-112,116. |
| |
| 作者姓名： | 沈劲桐 张卫 |
| |
| 作者单位： | 暨南大学信息科学技术学院 |
| |
| 基金项目： | 广东省科技计划省国际合作项目(2010B050900016) |
| |
| 摘 要： | H.264/AVC视频压缩标准采用了4×4整数DCT变换和量化方法,避免了数据失配并提高了精度,具有较高的编码效率。本文分析H.264整数DCT变换和量化算法,将DCT变换转换为两次快速蝶形运算,减少了计算量,并用Verilog硬件描述语言编程实现整数DCT变换和量化功能,利用QuartusII进行综合和仿真,得到正确的结果。本设计具有54.54MHz的时钟频率、较低的资源消耗和功耗。
|
| 关 键 词： | H.264/AVC 整数DCT 量化 Verilog HDL |
Verilog Design of Integer DCT and Quantization Module in H.264/AVC |
| |
| SHEN Jing-tong,ZHANG Wei.Verilog Design of Integer DCT and Quantization Module in H.264/AVC[J].Computer and Modernization,2013(2):108-112,116. |
| |
| Authors: | SHEN Jing-tong ZHANG Wei |
| |
| Affiliation: | (College of Information Science and Technology,Jinan University,Guangzhou 510632,China) |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 等数据库收录！ |
|
