| 基于FPGA实现Viterbi译码器IP-Core的技术研究 |
| |
| 引用本文： | 白红哲 王晶 高嵩. 基于FPGA实现Viterbi译码器IP-Core的技术研究[J]. 黑龙江工程学院学报, 2004, 18(3): 40-42,46 |
| |
| 作者姓名： | 白红哲 王晶 高嵩 |
| |
| 作者单位： | 哈尔滨理工大学,电气与电子工程学院,黑龙江,哈尔滨,150001;黑龙江省通信公司网管中心,黑龙江,哈尔滨,150001;黑龙江省通信传输局,黑龙江,哈尔滨,150080 |
| |
| 摘 要： | 提出一种基于FPGA实现Viterbi译码器的结构，利用该结构实现的Viterbi译码器具有通用性。在设计中充分利用FPGA的特点，使Viterbi译码器的译码速度得到提高，并且译码延时比较小。
|
| 关 键 词： | Viterbi 译码器 FPGA VHDL |
| 文章编号： | 1671-4679(2004)03-0040-03 |
Realizing the technology of implementing Viterbi Decoder IP-Core Based on FPGA |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
