一种捷变变频链路的设计与实现 |
| |
引用本文: | 周玉勇,卢凯.一种捷变变频链路的设计与实现[J].电子技术,2023(1):151-153. |
| |
作者姓名: | 周玉勇 卢凯 |
| |
基金项目: | 国家自然科学基金项目(61901426); |
| |
摘 要: | 阐述运用高频本振(20GHz、21GHz、22GHz、23GHz)与捷变中频(3~4GHz)混频得到16~20GHz作为第二级变频的本振信号,再与高频信号16GHz混频,混频输出10MHz~4GHz,经过匹配放大输出功率±3dBm范围内,谐波小于30dBc,非谐波小于60dBc,10MHz~4GHz频段内任意频段跳变时间小于100ns,得益于ADS仿真软件,完成链路仿真和多次混频交调杂散分析,预估混频输出功率和交调信号大小,正向指导射频链路增益和滤波器设计。
|
关 键 词: | 变频 混频器 链路仿真 滤波器 |
|
|