|
|||||
|
|
| RS(256,252)译码过程中的乘法器和除法器 | |
| 引用本文： | 杜平周. RS(256,252)译码过程中的乘法器和除法器[J]. 电子工程师, 2002, 28(2): 53-55 |
| 作者姓名： | 杜平周 |
| 作者单位： | 中国科学院空间科学与应用研究所,北京,100080 |
| 基金项目： | 国家 92 1工程基金资助项目 |
| 摘 要： | 详细介绍了在设计RS（256，252）译码器过程中所用的乘法器和除法器，两种器件具有规则的结构，有利于用VLSI硬件电路来实现。 |
| 关 键 词： | 乘法器 除法器 RS码 译码过程 |
| 修稿时间： | 2001-10-08 |
Multiplier and Divider for RS(256,252) |
|
| Abstract: | |
| Keywords: | VLSI |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |