| 基于FPGA的DDC中抽取滤波系统的设计 |
| |
| 引用本文： | 徐尚中,何东健,万海军. 基于FPGA的DDC中抽取滤波系统的设计[J]. 微计算机信息, 2008, 24(26) |
| |
| 作者姓名： | 徐尚中 何东健 万海军 |
| |
| 摘 要： | 探讨了DDC中抽取滤波系统的设计方法和基于DSP Builder的具体实现方案,采用CIC滤波器、HB滤波器、FIR滤波器三级级联的方式来降低采样率,并进行了模型仿真,结果表明设计是可行的.
|
| 关 键 词： | 抽取 仿真 |
Design of Decimation Filter System for DDC Based on FPGA |
| |
| XU Shang-zhong,HE Dong-jian,WAN Hai-jun. Design of Decimation Filter System for DDC Based on FPGA[J]. Control & Automation, 2008, 24(26) |
| |
| Authors: | XU Shang-zhong HE Dong-jian WAN Hai-jun |
| |
| Abstract: | |
| |
| Keywords: | DDC FPGA Matlab |
| 本文献已被 万方数据 等数据库收录！ |
|
