| 1553B多路总线接口的FPGA设计 |
| |
| 引用本文： | 汤清华,曾婷婷,吴国安. 1553B多路总线接口的FPGA设计[J]. 计算机测量与控制, 2007, 15(4): 501-502,530 |
| |
| 作者姓名： | 汤清华 曾婷婷 吴国安 |
| |
| 作者单位： | 华中科技大学电子系,湖北,武汉,430074;华中科技大学电子系,湖北,武汉,430074;华中科技大学电子系,湖北,武汉,430074 |
| |
| 摘 要： | 介绍了基于现场可编程门阵列(FPGA)技术的用于1553B通信网络的多路总线接口板(MBI板)的总体设计方案,通过它可实现总线与子系统之间的通信,同时就设计中常遇到的三个问题:时钟延时,时钟偏移,同步器的亚稳态性加以说明且提出了解决方法,并搭建了用于1553B通信网络的多路总线测试平台来对MBI板进行调试.
|
| 关 键 词： | 1553B接口 现场可编程门阵列(FPGA) 亚稳态 |
| 文章编号： | 1671-4598（2007）04-0501-02 |
| 收稿时间： | 2006-07-29 |
| 修稿时间： | 2006-07-292006-09-13 |
1553B Multibus Interface Design Based on FPGA |
| |
| Tang Qinghua,Zeng Tingting,Wu Guo'an. 1553B Multibus Interface Design Based on FPGA[J]. Computer Measurement & Control, 2007, 15(4): 501-502,530 |
| |
| Authors: | Tang Qinghua Zeng Tingting Wu Guo'an |
| |
| Abstract: | The 1553B Multibus Interface based on FPGA is designed,the communication between the bus and the subsystem is realized. After analyzing the clock delay,the clock skew and the critical steady synchronizer which are difficult in the design,some settlement meth- ods are introduced.Also,the 1553B Multibus Interface test platform are built. |
| |
| Keywords: | 1553B interface FPGA critical steady |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
