|
|||||
|
|
| VLSI设计仿真系统分析编译器的研制 | |
| 引用本文： | 邵秀丽,韩维桓.VLSI设计仿真系统分析编译器的研制[J].计算机工程与应用,1996,32(3):35-38. |
| 作者姓名： | 邵秀丽 韩维桓 |
| 作者单位： | 南开大学计算机系 |
| 摘 要： | 仿真在国内外都是关键攻关项目，而研究仿真的办法基本上都是用某种语言对问题进行描述，然后编译，根据需要产生仿真结果。但问题的描述语言品种很多，如果针对每种语言都研制其编译器，那么花费许多的人力、财力、不划算。因此，本文介绍一种用于ＶＬＳＩ设计仿真中的硬件描述语言（ＨＤＬ）到Ｃ语言的转换实例，其设计思想及实现办法适于各类问题描述语言分析编译器的研制 |
| 关 键 词： | 仿真分析编译器 YACCHDL |
| 本文献已被 CNKI 维普 等数据库收录！ | |