|
|||||
|
|
| 以CPLD为核心的定时器 | |
| 引用本文： | 王振红,钱飞. 以CPLD为核心的定时器[J]. 国外电子元器件, 2002, 0(3): 13-15 |
| 作者姓名： | 王振红 钱飞 |
| 作者单位： | 北方工业大学 |
| 摘 要： | 文章介绍了以EDA技术作为开发手段来实现99分钏内定时的设计构成和各电路模块的功能，并给出了各模块的设计源程序。 |
| 关 键 词： | VHDL语言 CPLD 定时器 程序设计 |
| 文章编号： | 1006-6977(2002)03-0013-02 |
| 修稿时间： | 2001-07-16 |
A Timer Based on CPLE |
|
| Abstract: | |
| Keywords: | CPLD |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |