|
|||||
|
|
| 用低成本FPGA轻松实现DDR内存接口设计 | |
| 作者姓名： | Bertrand Leigh |
| 作者单位： | 莱迪思半导体应用工程经理 |
| 摘 要： | 系统设计者在大量的应用中,常使用经济的双倍数据速率(DDR)内存。虽然DDR在概念上一目了然,但要满足它那高于100MHz速度的时序要求,却是一项挑战。由于它们的灵活性、内置特性、高速工作、大量的闸数和低成本,当今的FPGA为设计提供了有用的基础方法。DDR内存控制器设计的三个主要问题是:数据选通(DQS)和数据(DQ)间的对齐、数据的多路合成和分解以及时脉域的转换。数据选通至数据(DQS至QD)的对齐要对齐DQS和DQ,需要一个精密的DLL来动态地校准DQS。由于DDR内存在读操作时产生相位对齐的DQS和DQ,控制器必须将DQS相对于多个… |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |