|
|||||
|
|
| 全局综合可改进时序收敛对设计收敛有显著影响（上） | |
| 摘 要： | 在前端设计技术进行了最后一次重要的创新性革新以后，芯片的复杂程度已经又提升了1000倍以上。对于开发集成度超过2亿5千万只晶体管的硅集成电路设计小组来说，这种情况更加加重了他们所面临的困难。今后设计类似复杂程度的SOC设计小组也将面临更为严重的困难。对于130nm几何 |
| 关 键 词： | 芯片设计 全局综合 时序收敛 设计收敛 集成电路 |
| 本文献已被 维普 等数据库收录！ | |
|
||||||||||
|
||||||||||
|
||||||||||
|
|
|
|
| 设为首页 | 免责声明 | 关于勤云 | 加入收藏 |
|
Copyright©北京勤云科技发展有限公司 京ICP备09084417号 |