| 基于时钟设计的异步时序逻辑电路设计法 |
| |
| 引用本文： | 吕虹,张海峰.基于时钟设计的异步时序逻辑电路设计法[J].电气电子教学学报,2002,24(3):72-74. |
| |
| 作者姓名： | 吕虹 张海峰 |
| |
| 作者单位： | 安徽工程科技学院电子工程系,芜湖,241000 |
| |
| 摘 要： | 基于时钟设计的异步时序逻辑电路设计法，根据电路状态转换规律，立足电路中各位触发器时钟设计，使电路完成所要求的逻辑功能，从而避免了求解电路状态方程，驱动方程。
|
| 关 键 词： | 时钟设计 异步时序逻辑电路 时钟信号 时钟函数 |
| 修稿时间： | 2002年4月28日 |
Design of Asynchronous Sequential Logic Circuit Based on Design of Clock Signal |
| |
| LU Hong.Design of Asynchronous Sequential Logic Circuit Based on Design of Clock Signal[J].Journal of Electrical & Electronic Engineering Education,2002,24(3):72-74. |
| |
| Authors: | LU Hong |
| |
| Abstract: | The article introduces the design of asynchronous sequential logic circuit based on design of clock signal. According to the state transition regulation of the circuit, it only designs the clock signal for each flip-flop in the circuit and makes it realizes the logic function demanded. This method aviods looking for the circuit's state and excitation functions. |
| |
| Keywords: | asynchronous sequential logic circuit clock signal clock function |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
