| 适用于PCI-E接口的高速FIFO电路设计 |
| |
| 引用本文： | 吕超,刘伯安.适用于PCI-E接口的高速FIFO电路设计[J].微计算机信息,2008,24(11):259-260. |
| |
| 作者姓名： | 吕超 刘伯安 |
| |
| 作者单位： | 清华大学,微电子研究所,北京,100084 |
| |
| 摘 要： | 论文给出了一种适用于PCI-Express接口的用0.18μm标准CMOS工艺实现的基于动态存储器(DRAM)内核的高速大容量先入先出存储器(FIFO)电路及其版图设计.电路采用分块和Cell级连技术实现了高速、大容量的存储模块,外围电路用硬件描述语言(HDL)描述,存储模块版图用SKILL语言和ROD (Relative Object Design)编程实现,DRAM内核工作时钟频率达500M.
|
| 关 键 词： | 先入先出 动态存储器 版图自动生成 接口 FIFO 电路设计 Interface Circuit 时钟频率 工作 编程实现 Relative Object Design 描述语言 SKILL 版图设计 硬件 路用 存储模块 高速大容量 级连 Cell |
| 文章编号： | 1008-0570(2008)04-2-0259-02 |
| 修稿时间： | 2008年1月13日 |
The Design of High-speed FIFO Circuit For The PCI-E Interface |
| |
| LV Chao,LIU Bo-an.The Design of High-speed FIFO Circuit For The PCI-E Interface[J].Control & Automation,2008,24(11):259-260. |
| |
| Authors: | LV Chao LIU Bo-an |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
