东芝研制单片集成160万元件的256k位CMOS静态RAM

东京芝浦电气研制并发表了采用1μm的微细加工技术等,在单片上集成了约160方元件的第二代超大规模集成电路(256k位CMOS静态RAM)。 这次研制的静态RAM尺寸为6.68mm×8.86mm,在与当前的256K位动态RAM几乎相同的面积上,集成了约4倍于动态RAM的晶体管,实现了取数时间46ns,工作电流2mA,以及待机时的功耗30μw的高速、低功耗特性。