| 一种带RS触发器的预充电鉴相电路设计及分析 |
| |
| 引用本文： | 杨丰林,沈绪榜. 一种带RS触发器的预充电鉴相电路设计及分析[J]. 微电子学与计算机, 2002, 19(8): 16-19 |
| |
| 作者姓名： | 杨丰林 沈绪榜 |
| |
| 作者单位： | 1. 图象信息处理与智能控制教育部重点实验室,武汉,430074
2. 西安微电子技术研究所,西安,710054 |
| |
| 基金项目： | “十五”国防重点预研课题“高性能RISC处理器核的研究” |
| |
| 摘 要： | 结合“十五”国防重点预研课题“高性能RISC处理器核的研究”,文章提出一种带RS触发器的预充电鉴相电路设计,电路结构要对简单,抗干扰能力强,该鉴相器能够在[-2π,2π]范围内实现线性鉴频鉴相功能,在模拟环境下仿真结果表明其鉴相死区≤86ps,完全能够满足数字锁相环设计的要求。
|
| 关 键 词： | RS触发器 预充电鉴相电路 设计 分析 鉴相器 锁相环 状态分析法 模拟分析法 |
| 修稿时间： | 2002-02-26 |
Research on The Design of Digital Phase Detector |
| |
| YANG Feng-Lin. Research on The Design of Digital Phase Detector[J]. Microelectronics & Computer, 2002, 19(8): 16-19 |
| |
| Authors: | YANG Feng-Lin |
| |
| Abstract: | Combined with the"tenth -five"national defense pre-research item"The Research of High Performance RIS C Processor Core",this paper gives a kind of phase dete ctor with RS flip -flop,which has a relatively simple structure and dood noise immunity performance.It also can re alize phase detected in the phase margin of.Under analog environment,the simulation result indicates that th e"dead zone"of this kind of phase detector is smaller than 86ps,this can meet the demand of the digital PLL. |
| |
| Keywords: | Phase -detector PLL State -analysis method Analogy -analysis method RS flip -flop pre -charge |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
