|
|||||
|
|
| 用FPGA对锁相环频率合成器加载的设计 | |
| 引用本文： | 何艳,陈国强. 用FPGA对锁相环频率合成器加载的设计[J]. 电子工程师, 2003, 29(7): 59-60,64 |
| 作者姓名： | 何艳 陈国强 |
| 作者单位： | 国防科技大学电子科学与工程学院,湖南长沙,410073 |
| 摘 要： | 介绍了利用FPGA对芯片MCl45193写控制字从而实现对140MHz锁相环加载的具体设计实现过程，并给出了最终的FPGA仿真波形。 |
| 关 键 词： | FPGA 锁相环 频率合成器 MCl45193 控制字 |
The Design of the Loading of PLL by Using FPGA |
|
| Abstract: | |
| Keywords: | FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |