| 自动布局布线及验证研究 |
| |
| 引用本文： | 王兆勇,胡子阳,郑杨.自动布局布线及验证研究[J].微处理机,2008,29(1):31-33. |
| |
| 作者姓名： | 王兆勇 胡子阳 郑杨 |
| |
| 作者单位： | 中国电子科技集团公司第四十七研究所,沈阳,110032 |
| |
| 摘 要： | 介绍了在超大规模集成电路版图设计过程中,布局布线时电源、时钟、总线和信号线的布线要点,针对电源的布局设计和时钟网络的设计进行重点讨论;同时讨论了几何设计规则检查、电学设计规则检查和版图/电路图网表匹配检查三种版图验证手段。
|
| 关 键 词： | 超大规模集成电路 自动布线 版图验证 |
| 文章编号： | 1002-2279(2008)01-0031-02 |
| 修稿时间： | 2007年3月26日 |
The Research of Automatic Layout and Check |
| |
| WANG Zhao-yong,HU Zi-yang,Zheng Yang.The Research of Automatic Layout and Check[J].Microprocessors,2008,29(1):31-33. |
| |
| Authors: | WANG Zhao-yong HU Zi-yang Zheng Yang |
| |
| Abstract: | This paper introduce layout design of VLSI, discuss power supply\clock\data bus and signal distribution of layout.emphasize discuss power supply and clock distribution.also discuss DRC\ERC\LVS three instruments of layout checking. |
| |
| Keywords: | VLSI Automatic layout Layout checking |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
