基于多级队列缓存淘汰算法的处理器全数字仿真优化 |
| |
引用本文: | 范延芳,韦涌泉,王向晖. 基于多级队列缓存淘汰算法的处理器全数字仿真优化[J]. 计算机测量与控制, 2018, 26(6): 180-183 |
| |
作者姓名: | 范延芳 韦涌泉 王向晖 |
| |
作者单位: | 北京空间飞行器总体设计部,北京空间飞行器总体设计部,北京空间飞行器总体设计部 |
| |
摘 要: | 通过虚拟目标机实现星载软件的测试是节约卫星开发成本,提高卫星软件测试效率的重要手段。作为星载计算机的核心部件,虚拟处理器的指令集执行速度直接决定虚拟目标机的仿真效率。采用多级队列缓存淘汰策略对QEMU(Quick Emulator)原有的动态指令翻译实现进行优化,提高仿真处理器的执行效率,因此若采用仿真处理系统加载星载嵌入式软件进行测试,可以根据测试需要,在仿真处理器可实现范围内加速运行被测软件,从而实现缩短软件测试周期的目的。选取某星载中心计算机嵌入式应用软件为测试对象,实验表明,采用优化算法后的仿真处理器的运行速度可以达到平均260MIPS,是QEMU-2.6.1版未优化前实现的仿真处理器处理速度的9.3倍,即,采用仿真处理器能够使被测软件运行在9倍于硬件处理器的运行速度下,大大提升了软件测试效率,缩短了测试周期。
|
关 键 词: | 动态指令翻译 多级队列缓存淘汰算法 处理器仿真 |
收稿时间: | 2017-12-25 |
修稿时间: | 2018-01-22 |
Fan Yan-fang,Wei yong-quan,Wang Xiang-hui |
| |
Abstract: | |
| |
Keywords: | dynamic instruction translation,multi queue cache elimination algorithm,processor emulator |
|
| 点击此处可从《计算机测量与控制》浏览原始摘要信息 |
|
点击此处可从《计算机测量与控制》下载免费的PDF全文 |
|