首页 | 本学科首页   官方微博 | 高级检索  
     

基于FPGA的8位移位相加型硬件乘法器的设计
作者姓名:张建妮
作者单位:西华师范大学物理与电子信息学院;
摘    要:乘法器是数字信号处理中非常重要的模块。本文首先介绍了硬件乘法器的原理,在此基础上提出了硬件乘法器的设计方法,最后再利用EDA技术,在FPGA开发平台上,通过VHDL编程和图形输入对其进行了实现,具有实用性强、性价比高、可操作性强等优点。

关 键 词:硬件乘法器  加法器  VHDL
本文献已被 CNKI 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号