部分耗尽0.8μm SOI CMOS工艺P+源漏电阻实验设计 |
| |
引用本文: | 吴建伟,徐静.部分耗尽0.8μm SOI CMOS工艺P+源漏电阻实验设计[J].电子与封装,2012,12(4):27-30. |
| |
作者姓名: | 吴建伟 徐静 |
| |
作者单位: | 中国电子科技集团公司第58研究所,江苏无锡,214035 |
| |
摘 要: | 文章对部分耗尽0.8μm SOI CMOS工艺源漏电阻产生影响的四个主要因素采用二水平全因子实验设计1],分析结果表明在注入能量、剂量、束流和硅膜厚度因素中,硅膜厚度显著影响P+源漏电阻,当顶层硅膜厚度充分时,P+源漏电阻工艺窗口大。实验指出注入能量未处于合理的范围,导致源漏电阻工艺窗口不足,影响0.8μm SOI工艺成品率。通过实验优化后部分耗尽0.8μm SOI CMOS工艺P+源漏电阻达到小于200Ω/□,工艺能力显著提高到Ppk>2.01水平,充分满足部分耗尽0.8μm SOICMOS工艺P+源漏电阻需求。
|
关 键 词: | 部分耗尽0.8μm SOI CMOS工艺 顶层硅膜厚度 能量 剂量 P+源漏电阻 |
本文献已被 CNKI 维普 万方数据 等数据库收录! |
|