Cadence宣布业内首个DDR4 Design IP解决方案在28纳米级芯片上得到验证

Cadence公司日前宣布,Cadence DDR4S DRAM PHY和存储控制器Design IP的首批产品在TSMC的28HPM和28HP技术工艺上通过硅验证。为了扩大在动态随机存取存储器(DRAM)接口IP技术上的领先地位,Cadence在DDR4标准高级草案的基础上,承担并定制了多款28纳米级晶片DDR PHY和控制器的IP。