| 3D-SIC“绑定中测试”时间优化方案 |
| |
| 引用本文： | 邵晶波,王岩,王丹,张瑞雪.3D-SIC“绑定中测试”时间优化方案[J].数码设计:surface,2021(5). |
| |
| 作者姓名： | 邵晶波 王岩 王丹 张瑞雪 |
| |
| 作者单位： | 哈尔滨师范大学计算机科学与信息工程学院;哈尔滨金融学院计算机系 |
| |
| 基金项目： | 黑龙江省自然科学基金资助(LH2019F027);哈尔滨师范大学科技发展预研项目资助(901-220601094)。 |
| |
| 摘 要： | 在三维(3D-SIC)芯片测试过程中,对其进行中间绑定测试,可提前检测出绑定过程中的缺陷,减少绑定失败率,但中间绑定测试会使测试时间与功耗的大幅度增加。针对3D-SIC绑定中测试成本过高问题,提出了一种新的绑定顺序优化,改变了传统的自下而上以及逐层绑定,提出了可以从任意层进行绑定。在测试带宽和测试功率的约束下,本文提出的基于贪心算法的绑定调度流程下,针对三种不同堆叠布局的芯片进行优化。实验结果表明,本文算法针对金字塔结构的三维芯片优化效果达到了40%以上,对菱形结构和倒金字塔结构的三维芯片也有一定的优化效果。
|
| 关 键 词： | 三维堆叠电路 中间绑定测试 测试时间 硅通孔 测试成本 |
| 本文献已被 维普 等数据库收录！ |
|
