| 基于FPGA的H.264帧内预测实现和优化 |
| |
| 引用本文： | 刘西振,杨静,王威.基于FPGA的H.264帧内预测实现和优化[J].计算机工程,2012,38(7):257-259,262. |
| |
| 作者姓名： | 刘西振 杨静 王威 |
| |
| 作者单位： | 上海海事大学信息工程学院,上海,200135 |
| |
| 基金项目： | 国家自然科学基金资助项目(60802027);上海海事大学校基金资助项目(20090124) |
| |
| 摘 要： | 在使用硬件电路进行H.264编码时，为提高帧内预测运算速度，减少硬件电路面积，提出一种基于现场可编程门阵列(FPGA)的H.264帧内预测硬件电路的实现和优化解决方案。利用FPGA的并行处理能力和同模式下帧内预测数据冗余对硬件电路进行优化。使用Verilog语言进行模块设计，仿真平台为Modelsim，在Altera CycloneII EP2C20F484C上的实现，验证了该硬件电路结构的高效性及实用性。
|
| 关 键 词： | 帧内预测 H.264视频编码标准 现场可编程门阵列 硬件结构 Verilog HDL语言 并行处理 |
| 收稿时间： | 2011-08-23 |
Realization and Optimization of H.264 Intra Prediction Based on FPGA |
| |
| LIU Xi-zhen
,
YANGJing
,
WANG Wei.Realization and Optimization of H.264 Intra Prediction Based on FPGA[J].Computer Engineering,2012,38(7):257-259,262. |
| |
| Authors: | LIU Xi-zhen YANGJing WANG Wei |
| |
| Affiliation: | (College of Information Engineering,Shanghai Maritime University,Shanghai 200135,China) |
| |
| Abstract: | In order to improve intra prediction operation speed and reduce the Field Programmable Gate Array(FPGA) hardware resources consumption.An optimized hardware architecture is proposed for an intra prediction of H.264 based on FPGA.The redundancy of prediction values in the same prediction mode and the parallel processing ability are also fully utilized to optimize hardware architecture.The proposed architecture is implemented in Verilog HDL and verifies that it is effective and practical in Altera Cyclone II EP2C20F484C8 FPGA. |
| |
| Keywords: | intra prediction H 264 video coding standard Field Programmable Gate Array(FPGA) hardware structure Verilog HDL language parallel processing |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《计算机工程》浏览原始摘要信息 |
|
点击此处可从《计算机工程》下载全文 |
