高低压兼容的CMOS门阵列设计

通过对高压管的优化设计,门阵列外围pad的优化设计及门阵列内部的逻辑设计,进行了高低压兼容门阵列的研究。高压管的优化设计是通过实验方法,对具有源场极漂移区的NMOS高压管进行优化,从而得到其源场极长度、漂移区长度、沟道长度、漂移区浓度及深度的优化值。pad的设计是采用传输延时最小理论确定各缓冲器尺寸,版图上采用人工最佳布局布线。内部逻辑的设计是利用Apollo工作站的chipsmith软件进行逻辑模拟及自动布局布线完成。