一种降低并行ADC非线性误差的电容平均技术 |
| |
引用本文: | 熊莉英,郭颖,李家会,朱正为.一种降低并行ADC非线性误差的电容平均技术[J].电子技术应用,2014(4):35-38. |
| |
作者姓名: | 熊莉英 郭颖 李家会 朱正为 |
| |
作者单位: | 西南科技大学信息工程学院; |
| |
基金项目: | 国家自然科学基金(61105020) |
| |
摘 要: | 提出了一种降低并行ADC中比较器失调的电容平均网络。该网络由比较器的输入失调存储电容和平均电容构成。通过理论推导和ADC系统级仿真,当平均电容与输入失调存储电容取值相等时,电容平均网络可以有效抑制70%以上的INL误差和DNL误差。
|
关 键 词: | 模/数转换器 比较器失调 非线性误差 失调平均技术 电容平均网络 |
Capacitor averaging technology for reducing the non-linearity offset in parallel ADC |
| |
Abstract: | |
| |
Keywords: | |
本文献已被 CNKI 等数据库收录! |
|