| 基于Verilog-HDL的RISC/DSP微处理器IP核的设计 |
| |
| 引用本文： | 陈芙蓉,张向文,曹梅双. 基于Verilog-HDL的RISC/DSP微处理器IP核的设计[J]. 微电子学与计算机, 2009, 26(11) |
| |
| 作者姓名： | 陈芙蓉 张向文 曹梅双 |
| |
| 作者单位： | 桂林电子科技大学计算机与控制学院,广西,桂林,541004 |
| |
| 基金项目： | 国家自然科学基金项目，广西自然科学基金项目 |
| |
| 摘 要： | 设计了一种新的既能用作通用微处理器又能用于32位定点DSP运算的RISC/DSP架构.DSP操作与ALU运算共享寄存器组,并行执行.为了提高该处理器的性能又不增加硬件复杂性,运用了可变长度的指令来提高代码密度,四级流水线提高程序执行效率,有限状态机来快速响应中断/例外.所有的模块都是基于Verilog-HDL语言,经过EDA工具的综合分析后给出了整机的RTL视图和功能仿真波形图.
|
| 关 键 词： | RISC DSP 微处理器 有限状态机 RTL |
Design of a RISC/DSP Microprocessor IP Core Based on Verilog-HDL |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
